1. 目的与范围

本规范规定 PPI NAND（Parallel Peripheral Interface NAND，即传统 并行接口裸 NAND）软件层的设计约束与推荐实现，目标是：

• 正确实现 CLE / ALE / CE# / WE# / RE# / R/B#（及可选 DQS）时序下的命令、地址、数据周期
• 规范 HAL / NFC 控制器 与驱动的职责边界（时序寄存器、位宽、EDMA、ECC 引擎）
• 保证读/编/擦可靠性（超时、R/B# + Status 双重确认、Fail 位、掉电安全）
• 正确处理 坏块管理（BBM）、片上/主机 ECC（含 8-bit 下 ≥6 bit 迁块标坏）、OOB/Spare
• 落实 整页一次写入 与 Partial Page Program 次数限制（默认 ≤4）、块内顺序编程、擦后 Blank Check
• 控制物理擦写次数（软件防抖 / 磨损均衡 / 读干扰 scrub / FTL）
• 规范使用 ONFI Parameter Page、Read ID、UID、OTP、WP# / 分区锁、Cache、多 Plane 等能力
• 落实 SDR 保底与 NV-DDR/Toggle 防变砖、替换池耗尽降级、Boot 非 XIP
• 规范 PPI NAND 与文件系统 的分层选型、分区（重要性/频率隔离）、挂载与掉电策略

与 SPI NOR / SPI NAND / SD NAND 的本质差异（必须理解）：

不在本规范范围： PCB 走线与 DDR/Toggle 电气完整性细则、具体厂商扩展命令全表（以 Datasheet 为准）、完整 FTL 算法论文级细节、某一 SoC NFC 寄存器手册全文。

2. 术语与缩写

容量与几何换算约定：

• 软件内部统一用 字节逻辑地址 或 (target, lun, plane, block, page, column)；驱动层必须能互转
• 禁止把 PPI NAND 当成“按 4KB Sector 擦的 NOR”或“SD 块设备”来建模
• 禁止把 SPI NAND 的 13h/0Fh Feature 帧直接套到 PPI 总线上
• ×16 器件：能力表必须写明 Column 与主机缓冲是按 字节 还是按 字 计数

3. 软件分层架构（推荐） 推荐

┌──────────────────────────────────────────────┐
│  应用 / 文件系统 (UBIFS / LittleFS+FTL...)   │
├──────────────────────────────────────────────┤
│  FTL / 磨损均衡 / 逻辑卷                     │
├──────────────────────────────────────────────┤
│  BBM（坏块表、替换、标记）                    │
├──────────────────────────────────────────────┤
│  PPI NAND 驱动（命令序列、ECC、超时、ONFI）  │
├──────────────────────────────────────────────┤
│  HAL：周期原语 + 时序/位宽/DMA/硬件 ECC      │
├──────────────────────────────────────────────┤
│  并行 NAND 控制器（FSMC/EBI/NFC/GPIO bitbang）│
└──────────────────────────────────────────────┘

强制要求：

1. 应用层禁止直接拨 CLE/ALE 发 Erase / Program；必须经驱动统一入口。
2. 坏块判定与替换不得散落在业务代码；统一由 BBM 层处理。
3. HAL 只提供：发命令 / 发地址 / 写数据 / 读数据 / 读 R/B# / 可选硬件 ECC 结果；不得在 HAL 内散落业务超时策略。
4. 驱动初始化必须完成：
5. 等待 tVSL → Reset（FFh）→ 等 R/B# → Read ID → 读 ONFI Parameter Page / 静态几何表 →
6. 配置时序/位宽/ECC → 扫描/加载坏块表 →（可选）挂载 FTL。
7. 同一颗料的 SDR / DDR / Toggle 模式切换必须有能力表与恢复路径；禁止未验证就开高速模式。

3.1 上电时序 tVSL（强制） 强制

VCC 到达工作电压后，PPI NAND 不能立刻接收命令。Datasheet 规定的 tVSL / tPOR（厂商命名不一）未满足时发 90h/70h/FFh 等，可能导致：ID 全 0x00/0xFF、R/B# 假 Ready、擦写进入不确定态，甚至把控制器时序状态机卡死在错误模式。并行总线比 SPI 更依赖电源稳定——IO 上拉、CE# 默认态、R/B# 开漏在上电斜坡期间都可能处于中间电平。

wait_until_vcc_ok()
delay_at_least(tVSL_max)
hal_set_bus_sdr_safe()           // 控制器回异步安全时序
nand_reset()                     // CLE: FFh
wait_rb_ready_double()           // R/B# 或 Status Ready，双重确认
id = read_id()                   // CLE: 90h + ALE + 读 ID
param = read_parameter_page()    // ECh 等
configure_timing_ecc_wp()
scan_or_load_bbt()

3.2 Boot / 启动架构（强制） 强制

PPI NAND 通常不支持像 SPI NOR 那样的 CPU Memory-Map XIP 直接取指启动（部分 SoC 的 NFC BootROM 属专项认证例外）。

Power-On → ROM/NOR 启动 Loader
        → 初始化 PPI NAND 驱动（§3.1）
        → 加载 BBT / 挂载 FTL
        → 校验并跳转 App（代码先拷入 RAM，或按平台支持方式加载）

3.3 HAL 原语与职责边界（强制） 强制

3.4 控制器时序配置（强烈推荐） 强烈推荐

软件必须在能力表/设备树中配置（名称因 SoC 而异），并与 Datasheet 全温最差取交：

4. 读 / 编 / 擦操作与 Timeout（强制） 强制

4.1 命令模型（与 SPI NAND 对照）

PPI NAND 通过 命令周期 + 地址周期 + 数据周期 访问阵列，不是 SPI 单帧 Opcode。

4.1.1 读页（Page Read）— 典型 ONFI / 传统序列

1. CLE: 00h
2. ALE: Column（通常 2 字节）+ Row（通常 3 字节）  // 以 Datasheet 为准
3. CLE: 30h
4. 等待 tWB 后轮询 R/B# → Ready（双重确认）；或读 Status Ready
5. 检查 / 准备 ECC（On-Die 状态或主机解码）
6. （可选）CLE: 05h（2 周期列地址）→ E0h 随机数据输出（Random Data Output）→ RE# 突发读出 Main/OOB
7. 主机侧处理 OOB / 软件 ECC（若未用 On-Die / 硬件 ECC）

4.1.2 Random Data Output（页内随机读出）

1. 已完成 00h-30h 且 Ready
2. CLE: 05h
3. ALE: Column
4. CLE: E0h
5. RE# 读出从 Column 起的数据

用途：只读 OOB、只读某 ECC step、BBT 扫描。禁止用错误 Column 宽度导致读飞。

4.1.3 编程（Page Program）

1. CLE: 80h
2. ALE: Column + Row
3. 写入 Main [+ OOB] 数据（WE# 周期；主机 ECC 则先编码）
4. CLE: 10h
5. 等待 R/B# Ready（双重确认）
6. CLE: 70h 读 Status；检查 Fail；失败则按坏块策略处理

4.1.4 Random Data Input（页内随机写入）

CLE: 85h + ALE Column + 写数据

仍计入 PPP；与 Main 同一次 10h 提交前的多次 85h 也计入次数（以 Datasheet 为准）。

4.1.5 擦除（Block Erase）

1. CLE: 60h
2. ALE: Row（指向块内约定页，通常首页）
3. CLE: D0h
4. 等待 R/B# Ready（双重确认）
5. Status 检查 Erase Fail；失败则标记坏块

多 Plane 擦除（若启用）：按 Datasheet 使用 60h-60h-D0h 等变体；默认产品路径关闭。

4.2 与 SPI NAND 命令映射（防混用速查）

4.3 基本原则

并行 NAND 的“操作完成”由阵列内部状态决定，主机无法从“发完命令”推断结果。噪声、假 Ready、掉电半完成都会让“盲延时成功返回”变成静默坏数据。

强制规则：

1. 所有 Page Read（阵列搬移）/ Program / Block Erase 必须：
2. 按 Datasheet 发送完整命令/地址/数据周期（CLE/ALE/数据节拍不得缺周期）
3. 等待 R/B# Ready，并用 Status 双重确认（见 §4.5；本规范唯一合法完成模板）
4. 同时施加 分类 Timeout（读 / 编 / 擦 / Reset 分表，禁止万能超时）
5. 完成后检查 Fail / ECC status；Fail 或不可纠正 ECC 不得当成功
6. 禁止仅靠固定 delay_ms() 盲等；轮询为主，Timeout 为辅。
7. Timeout 到期后：禁止假定成功；应读 Status、必要时 Soft Reset（FFh）并回 SDR，返回可区分错误码。
8. 禁止在 R/B# 忙期间发起无关命令（除 Datasheet 允许的 Read Status 70h）。
9. 禁止在未持驱动锁时穿插另一任务的 CLE/ALE 序列（总线被打断等价于命令损坏）。
10. Program/Erase 前确认目标块不在坏块表；读路径也须拒绝对已知坏块的“当好块用”。

4.4 Timeout 取值策略

Timeout 过短 → 正常慢擦被当成失败并误标坏块；Timeout 过长 → 真卡死拖死整机看门狗。并行 NAND 的 tR / tPROG / tBERS 随工艺、温度、循环次数变化大，必须按料号分类配置。

推荐默认量级（仅参考，必须以料号为准）：

高温、接近寿命末端时 tPROG/tBERS 可能显著变长：能力表可提供 timeout_hot_scale（例如 ×1.2），与 §7.5 温度策略联动。

4.5 R/B# 与 Status 双重确认（强制） 强制

擦写/页读阵列操作期间，R/B# 引脚可能因 上拉过弱、线缆噪声、ESD、控制器采样毛刺、器件内部状态切换瞬间 等原因出现偶发假 Ready；单独一次 Status 读也可能因总线毛刺得到假 Ready 位。

因此：仅观察到一次 Ready，不得判定 Page Read / Program / Erase 完成。

与《SPI NOR》§4.3（WIP 双重确认）、《SPI NAND》§4.4（OIP 双重确认）同级加严；接口不同，语义相同。

强制规则：

1. 判定 Page Read / Program / Erase 完成前，必须满足：
2. R/B# 为 Ready，且 连续 ≥2 次 独立读 Status（70h）均为 Ready；或
3. 无可靠 R/B# 连线时：连续 ≥2 次 Status Ready（两次独立命令事务），并仍强烈建议接 R/B#。
4. 两次 Status 读之间应有短暂间隔（建议 ≥ 1~10 µs）；至少完成两次独立 CLE 70h 事务。
5. 若第一次 Ready、第二次 Busy：视为未完成，清零确认计数，继续轮询直至双重确认成功或 Timeout。
6. 双重确认通过后，再检查 Fail / ECC（编擦看 Fail；读看 ECC）。Fail 或不可纠正不得当成功。
7. DMA/EDMA 半包/全包中断后，禁止用“已传输字节数”代替 Ready 判断——DMA 完成 ≠ 阵列操作完成。
8. R/B# 上拉过弱或干扰导致毛刺时，以 Status 为准，并记录 rb_glitch 类告警；长期毛刺须改硬件/时序。
9. Soft Reset、模式切换、故障恢复路径同样适用本规则。

推荐伪代码（标准实现 — 唯一合法模板）：

t0 = now()
ready_streak = 0
required = 2          // 连续 Ready 次数，默认 2，可配置 ≥2

do {
    if (rb_pin_is_busy()) {
        ready_streak = 0
    } else {
        st = read_status_70h()       // 独立命令事务：CLE 70h + 读 1B
        if (!status_ready(st)) {     // Ready 位定义须按料号替换
            ready_streak = 0
        } else {
            ready_streak++
            if (ready_streak >= required)
                break
        }
    }
    if (now() - t0 > timeout)
        return PPI_NAND_ERR_TIMEOUT
    yield_or_sleep(poll_interval)    // 建议 10µs~1ms，避免占死 CPU
} while (1)

if (op == PROGRAM && status_fail(st)) return PPI_NAND_ERR_P_FAIL
if (op == ERASE   && status_fail(st)) return PPI_NAND_ERR_E_FAIL
if (op == READ)   return decode_ecc_status(...)  // 见 §6

说明：

• 部分 Datasheet 仅要求“等 R/B# 再读 Status”；本规范在此基础上加严为 R/B# + 连续两次 Status Ready（或无脚时两次 Status）。
• Status 位定义（Ready / Fail / WP）因厂而异，能力表必须提供解析掩码；附录 E 仅为模板。
• Memory-Mapped NFC 读阵列 不得代替 Status 忙判定。
• 多 LUN / 多 CE# 时，确认的是本次命令目标的状态（必要时用 Enhanced Status 78h 等，以 Datasheet 为准）。

4.6 Cache Read / Cache Program（可选增强） 可选

4.7 失败与恢复

5. 坏块管理 BBM（强制） 强制

NAND 出厂允许存在坏块；运行中编程/擦除失败也会新增坏块。无 BBM 的驱动视为不合格。

本节与《SPI NAND》§5 对齐（并行 NAND 本是坏块标记惯例的源头）。

5.1 出厂坏块数量（行业惯例）

总块数 N
出厂坏块预算 ≈ ceil(N × 2%)
运行期替换池  ≥ ceil(N × 2%)
用户可见好块 ≤ N - 出厂已标坏 - 替换池 - BBT/系统保留

5.2 出厂坏块标记位置（扫描强制） 强制

for block in all_blocks:
    for page in bb_marker_pages:          // 默认 {0, 1}
        raw_read_oob(block, page, off=0, len=bb_marker_len)  // 关 ECC / Raw
        if any_byte != 0xFF:
            mark_factory_bad(block)
            break

典型页布局（2KB+64B 例）：

Page 0:
  Main[0 .. 2047] | OOB[0]=BB_MARKER ← 工厂坏块看这里是否为 0xFF
                  | OOB[1 ..] 用户/ECC（ECC on 时部分为 parity，勿当标记）

5.3 运行期坏块标记（强制） 强制

触发条件：

• Program Fail / Erase Fail
• ECC 不可纠正
• ECC 可纠正但 corrected bits ≥ 迁块阈值（8-bit 默认 ≥6）

标准动作：

1. 从空闲好块池分配目标块
2. 将该坏/濒危块内仍可读的有效页全部搬迁到新好块
3. 更新 FTL/BBM 映射并提交
4. 写 OOB 坏块标记 + 更新 BBT 多副本
5. 向上层返回可区分错误/告警码

5.4 强制禁止 强制

1. 禁止假设“新片子无坏块”跳过扫描。
2. 禁止对已知坏块 Erase/Program（除受控写标记）。
3. 禁止坏块表单副本无备份。
4. 禁止业务层绕过 BBM 裸写物理地址。
5. 禁止未扫 FBBT 前全盘 Erase。
6. 禁止用“Main 是否全 0xFF”代替 OOB 坏块判定。
7. 禁止在 ECC 开启时用“读到的 OOB 第一字节”直接当工厂标记而不走 Raw。

5.5 保留区规划（推荐） 推荐

5.6 BBT 格式与存放（强制） 强制

5.7 替换池耗尽降级（强制） 强制